Pat
J-GLOBAL ID:200903024894248086
メモリエラー回避システム
Inventor:
Applicant, Patent owner:
Agent (1):
倉田 政彦
Gazette classification:公開公報
Application number (International application number):1992198877
Publication number (International publication number):1994044145
Application date: Jul. 24, 1992
Publication date: Feb. 18, 1994
Summary:
【要約】【目的】メモリのハード的な故障が発生した場合にも、信頼性を低下させずに、それ以降の処理や演算を行うことが可能なメモリーエラー回避方式を提供する。【構成】メモリに格納されたデータに誤りが発生したときにその誤りをCPUに知らせる手段1と、データ誤りの発生時にメモリの故障判断を行う手段2と、メモリの故障が判断されたときに故障領域を使用禁止とする手段3とを設けた。【効果】メモリエラーが発生したときに、その原因がノイズ等の外乱によるものか、メモリのハード的な故障によるものかを判断することができ、メモリの故障が原因である場合には、その故障箇所を避けてメモリを使用することにより、メモリーエラーを回避しながらシステムの機能を維持することができる
Claim (excerpt):
プログラムにより演算及び制御を行うCPUと、前記CPUを作動させるプログラム及びデータを格納するメモリと、前記メモリに格納されたデータに誤りが発生したときにその誤りをCPUに知らせる手段と、前記誤りの発生時にメモリの故障判断を行う手段と、メモリの故障が判断されたときに故障領域を使用禁止とする手段とを備えることを特徴とするメモリーエラー回避システム。
Return to Previous Page