Pat

J-GLOBAL ID：200903024969376069

半導体パッケージおよびその製造方法

Inventor： 市原 康弘 ,  黒川 哲夫 ,  金子 等 ,  菊地 広実
Applicant, Patent owner： 富士通株式会社
Agent (1)： 真田 有
Gazette classification：公開公報
Application number (International application number)：1992228873
Publication number (International publication number)：1994077349
Application date： Aug. 27, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】 本発明は、半導体パッケージおよびその製造方法に関し、半導体パッケージのスルーホール部に半田を埋め込むようにして、切断時に銅箔のバリ等の発生をなくして、実装時のフィレット用半田を少量で済ますことができるようにするとともに、有機基板の所要箇所に、パターン認識マークを設けることにより、非常に精度良く自動搭載できるようにすることを目的とする。【構成】 所要の半導体チップを搭載された有機基板の周縁立壁部に沿い、電極となる半割れ筒状のスルーホール3を複数個そなえ、これらのスルーホール3に半田4を埋め込むとともに、有機基板の所要箇所に、自動搭載時に使用すべきパターン認識マーク5を設けるように構成する。

Claim (excerpt)：

所要の半導体チップを搭載された基板(2)の周縁立壁部に沿い、電極となる半割れ筒状のスルーホール(3)を複数個そなえ、これらのスルーホール(3)に半田(4)が埋め込まれていることを特徴とする、半導体パッケージ。

IPC (5)：

H01L 23/12 ,  H05K 1/02 ,  H05K 1/11 ,  H05K 3/34 ,  H05K 3/40