Pat
J-GLOBAL ID：200903025043675352
半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994200470
Publication number (International publication number)：1995122749
Application date： Aug. 25, 1994
Publication date： May. 12, 1995
Summary：
【要約】【目的】 ソース電極を裏面に構成してボンディングワイヤ無しでソース接地することにより接地インダクタンスを低減し、またドレイン容量、入力容量、及び帰還容量を低減して高周波特性の向上した半導体装置及びその製造方法を提供することを目的とする。【構成】 ソース電極22が第1導電型基板11の裏面に形成され、第1導電型基板11の上にn+ ソース領域12、pベース領域13、n- ドリフト領域14が順に積層形成され、n- ドリフト領域14の表面から上部がV溝、下部がU溝である溝部をn+ ソース領域12に達するまで形成し、この溝部の内部にpベース領域13より禁制帯幅Egの大きな物質と、埋め込みゲート電極を形成し、n- ドリフト領域14の表面にドレイン領域15を形成した縦型電界効果トランジスタ。
Claim (excerpt)：
ソース領域となる第1導電型高不純物密度第1の半導体領域と、該第1の半導体領域の上部に形成された第2導電型の第2の半導体領域と、該第2の半導体領域の上部に形成された低不純物密度の第3の半導体領域と、該第3の半導体領域表面より、ほぼ該第1の半導体領域に達するように形成された溝部と、該第3の半導体領域の表面で、かつ該溝部の両側に形成されたドレイン領域となる第1導電型高不純物密度の第4の半導体領域と、該溝部の底面および側面に形成された該第2の半導体領域よりも禁制帯幅の大きな物質と、該禁制帯幅の大きな物質に内包されたほぼ垂直の側壁を有する埋め込みゲート電極とを少なくとも具備する縦型絶縁ゲートトランジスタであり、該溝部の上部はV字形に、該第3の半導体領域に対し斜めの側壁を有して形成され、該溝部の下部はU字形の形状に、該第2の半導体領域に対してはほぼ垂直の側壁を有して形成され、該第3の半導体領域表面における溝部開口部の幅は、該U字形の形状部分の溝幅よりも大であり、該禁制帯幅の大きな物質の水平方向に測った厚みは該第3の半導体領域の表面近傍の方が、該第3の半導体領域と第2の半導体領域との界面近傍の水平方向の厚みよりも厚く、該埋め込みゲート電極の底部からその下部の該溝部の底部までの厚みが、該埋め込みゲート電極の側壁と該第2の半導体領域との距離よりも大きいことを特徴とする半導体装置。
IPC (3)：
H01L 29/78
, H01L 27/04
, H01L 21/822
H01L 29/78 321 V
, H01L 27/04 C
