Pat

J-GLOBAL ID：200903025075101714

接合型電界効果トランジスタおよびその製造方法

Inventor： 釜下 敦
Applicant, Patent owner： 株式会社ニコン
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1994133076
Publication number (International publication number)：1995335665
Application date： Jun. 15, 1994
Publication date： Dec. 22, 1995
Summary：

【要約】【目的】 ゲートとソース・ドレインとの間の耐圧を向上させ、ゲート長の制御を正確に行う。【構成】 P型Si基板1上には、N型エピタキシャル層2が形成され、このN型エピタキシャル層2の表面中央部にはゲートとして用いるP型拡散層4が凸型状に形成されている。また、このP型拡散層4を挟んで両側のN型エピタキシャル層2内にはソース・ドレインとして用いる高濃度N型拡散層5が対向して形成されている。つまり、N型エピタキシャル層2の上段側にP型拡散層4が形成され、このP型拡散層4を挟んで両側に段差が形成された下段側にN型拡散層5が形成される構造となっている。なお、3は表面酸化膜、6はソース・ドレイン拡散層5上に形成されたアルミニウム配線、7は絶縁用Si酸化膜である。

Claim (excerpt)：

半導体基板の主表面に少なくともゲート領域およびソース・ドレイン領域が形成された接合型電界効果トランジスタにおいて、前記ゲート領域とソース・ドレイン領域との間に段差を有するとともに前記ゲート領域がソース・ドレイン領域に対して上段側に形成され、かつ前記ゲート領域の高濃度不純物領域とソース・ドレイン領域の高濃度不純物領域とが非接触構造を有していることを特徴とする接合型電界効果トランジスタ。

IPC (2)：

H01L 21/337 ,  H01L 29/808