Pat
J-GLOBAL ID:200903025090157475

容量素子用電極の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 特許業務法人池内・佐藤アンドパートナーズ
Gazette classification:公開公報
Application number (International application number):2002003755
Publication number (International publication number):2003203991
Application date: Jan. 10, 2002
Publication date: Jul. 18, 2003
Summary:
【要約】【課題】 電極の剥離と研磨面の損傷を生じず、容易かつ安定に高品質な容量素子を製造する方法を提供する。【解決手段】 支持基板1上に電極8を形成し、電極8を覆うようにバリア層9を形成し、次に、バリア層9上に第一の絶縁膜10を形成し、当該絶縁膜10を研磨して平坦化する。その後、第一の絶縁膜10とバリア層9をエッチングにより除去して電極8の表面を露出させる。
Claim (excerpt):
支持基板上に導電性層を形成し、前記導電性層をパターニングすることにより電極を形成し、次に、前記支持基板上に前記電極を覆うようにバリア層を形成し、続いて、前記バリア層上に第一の絶縁膜を形成し、当該絶縁膜をCMP法により研磨して平坦化した後、前記第一の絶縁膜と前記バリア層をドライエッチングにより除去して前記電極の表面を露出させることを特徴とする容量素子用電極の製造方法。
IPC (3):
H01L 21/8242 ,  H01L 27/105 ,  H01L 27/108
FI (3):
H01L 27/10 621 Z ,  H01L 27/10 444 B ,  H01L 27/10 651
F-Term (18):
5F083AD21 ,  5F083AD22 ,  5F083FR02 ,  5F083GA27 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03 ,  5F083PR39 ,  5F083PR40

Return to Previous Page