Pat

J-GLOBAL ID：200903025102389601

DRAMを利用したキャッシュメモリ

Inventor： 清水 茂則
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993303685
Publication number (International publication number)：1995200404
Application date： Dec. 03, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】 プロセッサに対して0ウエイトで動作可能な二次キャッシュをDRAMメモリを用い、小さな面積、低消費電力を有する方式で構成すること。【構成】 DRAMメモリを用いて二次キャッシュのデータメモリを構成し、制御論理、タグメモリとともに同一チップ上に集積する。また、データメモリ中に連続的にアクセスされる4つのワードを異なった列にインタリーブして格納することによって、見かけ上非常に速いDRAMのアクセス動作を実現する。

Claim (excerpt)：

プロセッサと該プロセッサに接続されデータが相互に転送される一次キャッシュと前記一次キャッシュよりも大容量であって、前記一次キャッシュに接続され、前記一次キャッシュ内に前記プロセッサが要求したデータが存在しない場合にアクセスされる二次キャッシュを含むデータ処理システムにおいて、前記二次キャッシュはその制御をつかさどる制御論理回路と、前記二次キャッシュのアドレス情報を格納するタグメモリと、プロセッサの要求対象となるデータを格納するデータメモリを具備し、前記データメモリはDRAMメモリで構成され、前記制御論理回路、前記タグメモリと同一のチップ上に集積されている、データ処理システム。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-205680
  
• 特開平1-243147
  
• 特開平1-142846
  
• 特開平3-273592