Pat
J-GLOBAL ID：200903025168398202
バス接続方式及びこれに用いる半導体チップ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴木 市郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002156007
Publication number (International publication number)：2003345480
Application date： May. 29, 2002
Publication date： Dec. 05, 2003
Summary：
【要約】【課題】 プリント基板上での配線がノイズを受け難い配線とし、遅延時間制限が厳しい条件での配線を可能とすること。【解決手段】 プリント基板33上に実装された半導体チップ11,14間の複数ビットをバスで接続するバス接続方式において、プリント基板上のバス接続をストレートのパターン配線とし、半導体チップ内にバス接続の並び替え部を設け、並び替え部におけるバスの並びを正接続又は逆接続とするための半導体チップの外部設定部36,37を設けること。また、並び替え部におけるバスの並びを正接続又は逆接続とするための半導体チップ内蔵の内部設定部71を設けるバス接続方式。
Claim (excerpt)：
プリント基板上に実装された半導体チップ間の複数ビットをバスで接続するバス接続方式において、前記プリント基板上のバス接続をストレートのパターン配線とし、前記半導体チップ内にバス接続の並び替え部を設け、前記並び替え部におけるバスの並びを正接続又は逆接続とするための前記半導体チップの外部設定部を設けることを特徴とするバス接続方式。
IPC (2)：
FI (2)：
G06F 3/00 S
, G06F 1/00 320 G
