Pat

J-GLOBAL ID：200903025174158299

半導体装置の製造方法

Inventor： 石長 篤
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：1997123793
Publication number (International publication number)：1998313106
Application date： May. 14, 1997
Publication date： Nov. 24, 1998
Summary：

【要約】【課題】工程数を増加させることなくフローティングゲートの薄膜化を図り、かつ、ゲート酸化膜とONO膜の膜厚制御性と膜質特性を低下させない不揮発性メモリ搭載の半導体装置の製造方法を提供する。【解決手段】不揮発性メモリトランジスタ領域3にフローティングゲート102を形成する工程と、高圧系トランジスタ領域2のゲート酸化膜109および不揮発性メモリトランジスタ領域のフローティングゲート・コントロールゲート層間絶縁膜のトップ酸化膜110を、CVD酸化膜105と熱酸化膜の積層膜106,107を用いて同時に形成する工程と、コントロールゲート115および高圧系トランジスタゲート114を形成する工程とを含んでいる。

Claim (excerpt)：

不揮発性メモリ素子領域および高圧系素子領域を形成する工程と、前記不揮発性メモリ素子領域にフローティングゲートを形成する工程と、前記高圧系素子領域のゲート絶縁膜および前記不揮発性メモリ素子領域のフローティングゲート・コントロールゲート層間絶縁膜を、CVD酸化膜と熱酸化膜の積層膜を用いて同時に形成する工程と、前記フローティングゲート・コントロールゲート層間絶縁膜にコントロールゲートを形成するとともに前記ゲート絶縁膜に高圧系素子ゲートを形成する工程とを含む半導体装置の製造方法。

IPC (5)：

H01L 27/115 ,  H01L 27/10 481 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 434 ,  H01L 27/10 481 ,  H01L 29/78 371