Pat

J-GLOBAL ID：200903025285586389

電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法

Inventor： 白畑 正芳 ,  奥村 喜紀
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994016131
Publication number (International publication number)：1995226449
Application date： Feb. 10, 1994
Publication date： Aug. 22, 1995
Summary：

【要約】【目的】 1つのメモリセルトランジスタで2ビットの情報を保持することによってさらなる高集積化を図ることが可能な半導体記憶装置およびその製造方法ならびにその記憶認識方法を提供する。【構成】 1つのコントロールゲート電極7の下に第1フローティングゲート電極3および第2フローティングゲート電極4の2つのフローティングゲート電極を形成する。

Claim (excerpt)：

主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面上にチャネル領域を挟むように所定の間隔を隔てて形成された第2導電型のソース領域およびドレイン領域と、前記チャネル領域上に形成された第1の誘電体膜と、前記第1の誘電体膜上の所定領域に形成された第2の誘電体膜と、前記第1の誘電体膜上に前記第2の誘電体膜を挟むように所定の間隔を隔てて形成された第1および第2の電荷蓄積電極と、前記第1および第2の電荷蓄積電極上に形成された第3の誘電体膜と、前記第3の誘電体膜上に形成された制御電極とを備えた、電気的に情報の書込および消去が可能な半導体記憶装置。

IPC (3)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792