Pat

J-GLOBAL ID：200903025503846304

半導体装置の製造方法

Inventor： 古賀 洋貴
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996184425
Publication number (International publication number)：1998032314
Application date： Jul. 15, 1996
Publication date： Feb. 03, 1998
Summary：

【要約】 (修正有)【課題】シリコン基板表面に形成された拡散層と絶縁膜を介して形成された導体層を接続する微細なコンタクトを形成する半導体装置の製造方法を提供することを目的とする。【解決手段】P型シリコン基板1の表面にゲート酸化膜3を介して形成されたゲート電極4の上面および側面に形成した第1のSiO2 膜5およびサイドウォール7の表面にSi3 N4 膜14とBPSG膜8を形成し、ゲート電極4上のSi3 N4 膜14が露出するまでCMPによりBPSG膜8を研磨し、レジスト9をマスクにウェットエッチングによりBPSG膜8を除去して上部コンタクト10aを開口し、レジスト9をマスクにSi3 N4 膜14をドライエッチングして下部コンタクト10bを開口する。

Claim (excerpt)：

第1導電型半導体基板上に素子分離用フィールド酸化膜を形成する工程と、前記フィールド酸化膜が形成されていない前記半導体基板上にゲート絶縁膜、第1の導電膜、第1の絶縁膜を順次形成する工程と、前記第1の絶縁膜、第1の導電膜を順次エッチングしてゲート電極を形成する工程と、第2の絶縁膜でゲート電極にサイドウォールを形成する工程と、前記フィールド酸化膜およびゲート絶縁膜をマスクとして第2導電型の不純物を前記第1導電型半導体基板の表面にイオン注入してトランジスタの拡散層を形成する工程と、全面に第3の絶縁膜、第4の絶縁膜を順次形成する工程と、全面を化学的機械研磨法を用いてゲート電極上の第3の絶縁膜あるいは第1の絶縁膜が露出するまで第4の絶縁膜を研磨する工程と、フォトリソグラフィー技術を用いてコンタクトホールを開口するためのレジストパターンを形成する工程と、前記レジストパターンをマスクにして第4の絶縁膜の不要部分を第3の絶縁膜に対して選択的にエッチングして上部コンタクト孔を開口する工程と、前記レジストパターンをマスクにして異方性のドライエッチング技術を用いて第3の絶縁膜を選択的に除去して下部コンタクト孔を開口する工程と、前記上部コンタクト孔および下部コンタクト孔からなるコンタクト孔を第2の導電膜で埋め込む工程と、前記コンタクト孔を覆うように第3の導電膜からなる導体層を形成する工程を少なくとも含むことを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3065 ,  H01L 21/306 ,  H01L 29/78 ,  H01L 21/336

FI (7)：

H01L 27/10 681 B ,  H01L 21/302 J ,  H01L 21/306 F ,  H01L 21/306 S ,  H01L 27/10 621 Z ,  H01L 27/10 681 F ,  H01L 29/78 301 Y