Pat
J-GLOBAL ID:200903025518219918
半導体デバイスにおける接着と熱散逸とをバランスさせたリードフレーム
Inventor:
,
Applicant, Patent owner:
Agent (1):
中村 稔 (外9名)
Gazette classification:公開公報
Application number (International application number):2000150935
Publication number (International publication number):2000349223
Application date: May. 23, 2000
Publication date: Dec. 15, 2000
Summary:
【要約】【課題】 カプセル封じ材料と受動チップ表面との間の接着を最大にしながら、チップマウントパッド内の少なくとも1つの窓面積を可能な限り大きく維持するリードフレーム設計を提供することである。【解決手段】 集積回路チップと共に使用するためのリードフレーム構造であって、環状フレーム、上記環状フレームの外側にそれぞれ取り付けられている複数の支持部材16、及び意図するチップ周縁の中の少なくとも1つの窓を有するチップマウントパッド15と、上記環状フレームの周縁の内側にあって上記環状フレームに取付けられている第1の複数の支持セグメント23と、上記第1の複数の支持セグメントに取付けられ上記第1の複数の支持セグメントより小さい周縁を有するチップマウントを形成している第2の複数の支持セグメント24とを備えている。
Claim (excerpt):
集積回路チップと共に使用するためのリードフレーム構造であって、環状フレームと、上記環状フレームの外側にそれぞれ取り付けられている複数の支持部材と、意図するチップ周縁の中の少なくとも1つの窓とを有するチップマウントパッドと、上記環状フレーム周縁の内側に位置し、上記環状フレームに取付けられている第1の複数の支持セグメントと、上記第1の複数の支持セグメントに取付けられ、上記第1の複数の支持セグメントより小さい周縁を有するチップマウントを形成している第2の複数の支持セグメントと、を備えていることを特徴とするリードフレーム構造。
FI (2):
H01L 23/50 U
, H01L 23/50 F
F-Term (7):
5F067AA03
, 5F067AA07
, 5F067AB03
, 5F067BE02
, 5F067DA16
, 5F067EA02
, 5F067EA04
Return to Previous Page