Pat

J-GLOBAL ID：200903025543717345

半導体集積回路の配線の製造方法

Inventor： 中島 務
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997201829
Publication number (International publication number)：1999045883
Application date： Jul. 28, 1997
Publication date： Feb. 16, 1999
Summary：

【要約】【課題】 CMPによる平坦化工程での欠陥の発生を防止し、ダメージの小さいダマシン微細配線を簡易な工程で形成できる半導体集積回路の配線の製造方法を提供する。【解決手段】 溝を誘電体膜2により形成する工程と、誘電体膜2上に導電膜4を形成する工程と、化学的機械研磨法により溝内以外の部分の導電膜4を除去することにより、溝内に導電膜4が埋め込まれた平坦な表面を形成する工程とを含み、誘電体膜2上に形成する導電膜4の表面荒さが、誘電体膜2によるパターン段差よりも大きいことを特徴とする半導体集積回路の配線の製造方法。

Claim (excerpt)：

配線パターンに対応する溝を誘電体膜により形成する工程と、該誘電体膜上に導電膜を形成する工程と、化学的機械研磨法により該溝内以外の部分の該導電膜を除去することにより、該溝内に該導電膜が埋め込まれた平坦な表面を形成する工程とを含む半導体集積回路の配線の製造方法において、該誘電体膜上に形成する導電膜の表面荒さが、少なくとも該誘電体膜によるパターン段差よりも大きいことを特徴とする半導体集積回路の配線の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/304 321

FI (2)：

H01L 21/88 K ,  H01L 21/304 321 M