Pat
J-GLOBAL ID:200903025547882022

プリフェッチ制御装置、情報処理装置及びプリフェッチ制御方法

Inventor:
Applicant, Patent owner:
Agent (2): 大菅 義之 ,  久木元 彰
Gazette classification:公開公報
Application number (International application number):2002191464
Publication number (International publication number):2004038345
Application date: Jun. 28, 2002
Publication date: Feb. 05, 2004
Summary:
【課題】本発明は、精度が高い予測によるプリフェッチを実現することを目的とする。【解決手段】プリフェッチアドレスキュー25に、過去のメモリアクセスに基く複数のアドレス値を記憶しておき、リクエストアドレスレジスタ21内のプロセッサユニットからの要求アドレスが、このアドレス値と一致した場合、要求アドレスにブロックサイズを加えたプリフェッチアドレスをプリフェッチ要求として二次キャッシュに出力する。またこのプリフェッチアドレスは、プリフェッチアドレスキュー25に書き戻される。【選択図】 図2
Claim (excerpt):
キャッシュメモリ手段と、 過去にメモリアクセスを行ったアドレスに基づいたアドレス値を記録するアドレス記録手段と、 アクセス要求があった要求アドレスと、前記アドレス記録手段に記録されている前記アドレス値の比較の結果に基づいて、前記キャッシュメモリ手段にプリフェッチ要求を行うプリフェッチ要求手段と、 を備えることを特徴とする情報処理装置。
IPC (1):
G06F12/08
FI (2):
G06F12/08 505C ,  G06F12/08 509B
F-Term (5):
5B005JJ13 ,  5B005KK12 ,  5B005MM01 ,  5B005NN22 ,  5B005UU32
Patent cited by the Patent:
Cited by applicant (7)
Show all
Cited by examiner (7)
Show all

Return to Previous Page