Pat

J-GLOBAL ID：200903025554039373

半導体集積回路装置の製造方法およびその製造装置

Inventor： 芦原 洋司 ,  鳥居 克裕 ,  齋藤 達之 ,  小西 信博
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999179191
Publication number (International publication number)：2001007049
Application date： Jun. 25, 1999
Publication date： Jan. 12, 2001
Summary：

【要約】【課題】 半導体基板上の絶縁膜に設けられた溝または孔へのCu膜の埋め込み性を向上する。【解決手段】 半導体基板1の実効温度を-50〜100°C程度に維持してスパッタリング法で成膜された第1のCu膜7の上層に、実効温度を250〜500°C程度に維持して第2のCu膜8をスッパッタリング法で成膜するので、第2のCu膜8を成膜する際に、第1のCu膜7の形状が崩れて、Cuが入射する見込み角度が広がりCuを溝5の内部に堆積し易くなり、さらに、Cu原子が第1のCu膜7の表面で動き易くなる。

Claim (excerpt)：

(a).半導体基板上の絶縁膜に溝または孔を形成する工程と、(b).前記半導体基板の実効温度を相対的に低温の-50〜100°C程度に維持し、平坦部での膜厚が前記溝または前記孔の実効深さの80〜140%程度となるように、前記絶縁膜の上層にスパッタリング法によって第1の銅膜を堆積する工程と、(c).前記半導体基板の実効温度を相対的に高温の250〜500°C程度に維持し、平坦部での膜厚が前記溝または前記孔の実効深さの5〜50%程度となるように、前記第1の銅膜の上層にスパッタリング法によって第2の銅膜を堆積する工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (3)：

H01L 21/285 ,  C23C 14/14 ,  H01L 21/3205

FI (3)：

H01L 21/285 S ,  C23C 14/14 D ,  H01L 21/88 M

F-Term (56)：

4K029AA29 ,  4K029BA08 ,  4K029BB02 ,  4K029BC03 ,  4K029BD02 ,  4K029CA05 ,  4K029EA02 ,  4K029EA08 ,  4K029GA00 ,  4K029GA01 ,  4M104BB17 ,  4M104BB30 ,  4M104BB32 ,  4M104BB33 ,  4M104DD16 ,  4M104DD19 ,  4M104DD37 ,  4M104DD39 ,  4M104DD79 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH13 ,  5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033PP06 ,  5F033PP15 ,  5F033PP18 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ34 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ85 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS01 ,  5F033SS04 ,  5F033SS15 ,  5F033TT02 ,  5F033WW01 ,  5F033WW03 ,  5F033WW10 ,  5F033XX02