Pat

J-GLOBAL ID：200903025579713613

電源装置

Inventor： 石川 正
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 谷 義一 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995002691
Publication number (International publication number)：1996191567
Application date： Jan. 11, 1995
Publication date： Jul. 23, 1996
Summary：

【要約】【目的】 L負荷により極端に共振波形が変化したとしても応答よくその変化に追従制御すること。【構成】 トランスT1の巻線N2の出力値と所定値を比較するコンパレータ11と、このコンパレータの出力によりアップ/ダウン(U/D)を切換えられる第1と第2のU/Dカウンタ7,8と、このカウンタの出力を選択するセレクタ6と、トランスの別の巻線N5の出力に応じて同期パルスを発生する同期検出回路4と、この同期パルスのタイミングでセレクタ6で選択されたU/Dカウンタの出力をロードするダウンカウンタ3と、このダウンカウンタの出力と所定値X,Wを比較する第1と第2のデジタルコンパレータ2,5とからなる制御回路を有する。ドライバ1はコンパレータ2の出力に応じてトランスの1次側駆動巻線N1のスイッチング素子Tr1の導通タイミングを決定する。コンパレータ5の出力に応じてセレクタ6は選択すべきU/Dカウンタを決定する。

Claim (excerpt)：

コンバータトランスの所定の巻線の整流出力を検出した検出値と所定値を比較するアナログコンパレータと、該アナログコンパレータの出力によりカウントアップ/ダウンを切換えられる第1と第2のアップ/ダウンカウンタと、該第1と第2のアップ/ダウンカウンタの出力を選択するセレクタと、前記コンバータトランスの別の所定の巻線の出力に応じて所定のタイミングで同期パルスを発生する同期回路と、該同期パルスの発生タイミングで前記セレクタで選択された前記アップ/ダウンカウンタの出力をロードするダウンカウンタと、該ダウンカウンタの出力とそれぞれ異なる所定のデジタル値とを比較する第1と第2のデジタルコンパレータとからなる制御回路を有し、前記第1のデジタルコンパレータの出力に応じて前記コンバータトランスの1次側駆動巻線のスイッチング素子の導通タイミングを決定し、前記第2のデジタルコンパレータの出力に応じて前記セレクタは選択すべき前記アップ/ダウンカウンタを決定することを特徴とする電源装置。

IPC (3)：

H02M 3/28 ,  G03G 15/00 550 ,  G03G 21/00 398