Pat

J-GLOBAL ID：200903025610123994

電界効果トランジスタ

Inventor： 安藤 裕二
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993155958
Publication number (International publication number)：1995142513
Application date： Jun. 28, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】 良好なゲート耐圧と、低い寄生抵抗のFETを得る。【構成】 ゲート絶縁層3は、第一の半導体からなるn形層を含む電子供給層3b、第一の半導体より電子親和力の大きい第二の半導体からなる電子の共鳴準位の生成される量子井戸層3d、第一の半導体より電子親和力の小さい第三の半導体からなる量子障壁層3eが形成された層構造である。ゲート6直下では、電子の基底準位はフェルミレベルより十分高いエネルギーとなり基底準位を介した伝導は起こらず、量子障壁層3eの高い伝導帯エネルギーによりゲート・リーク電流が大幅に低減され、キャップ層4下では、基底準位のエネルギーが低下しフェルミレベルに接近するため、共鳴トンネル電流が流れキャップ-チャネル間抵抗が著しく低減される。

Claim (excerpt)：

チャネル層と、ゲート絶縁層と、キャップ層とを有する電界効果トランジスタであって、前記ゲート絶縁層は、第一の半導体からなる少なくとも一層のn形層を含む電子供給層と,第一の半導体より電子親和力の大きい第二の半導体からなる電子の共鳴準位の生成される量子井戸層と、第一の半導体より電子親和力の小さい第三の半導体からなる量子障壁層とが順次形成された層構造を備えることを特徴とする電界効果トランジスタ。

IPC (3)：

H01L 21/338 ,  H01L 29/78 ,  H01L 29/812

FI (2)：

H01L 29/80 B ,  H01L 29/78 301