Pat
J-GLOBAL ID：200903025654014157
レベルシフタ回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
清水 守 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993000998
Publication number (International publication number)：1994204850
Application date： Jan. 07, 1993
Publication date： Jul. 22, 1994
Summary：
【要約】 (修正有)【目的】 第1の電源電位と接地電位の間を振幅する信号を入力とし、第1の電源電位よりも高い第2の電源電位と接地電位の間を振幅する信号に変換し、出力するレベルシフタ回路において、第2の電源線から接地線への貫通電流の発生を低減する。【構成】 第1の電源電位と接地電位の間を振幅する入力信号線φ1-1 に接続した第1のインバータINV1-1 の出力を、第2の電源線15に接続し、レベル変換した出力信号φ1-2 を出力するレベル変換回路の第2のNチャネル型MOSトランジスタM1-4 のソースに接続する。
Claim (excerpt)：
第1の電源電位と接地電位の間を振幅する信号を入力とし、第1の電源電位よりも高い第2の電源電位と接地電位の間を振幅する信号に変換し、出力するレベルシフタ回路において、(a)入力信号発生回路より出力する第1の電源電位と接地電位の間を振幅する入力信号線に接続する第1のインバータと、(b)ソースを第2の電源線に接続し、ゲート、ドレインを互いのドレイン、ゲートに接続する第1、第2のPチャネル型MOSトランジスタと、(c)ドレインを前記第1のPチャネル型MOSトランジスタのドレインと、ゲートを前記第1のインバータの出力と、ソースを接地線と接続する第1のNチャネル型MOSトランジスタと、(d)ドレインをレベルシフタの出力ノードである前記第2のPチャネル型MOSトランジスタのドレインと、ゲートを第1の電源線と、ソースを前記第1のインバータの出力と接続する第2のNチャネル型MOSトランジスタとを有することを特徴とするレベルシフタ回路。
IPC (3)：
H03K 19/0185
, H03K 17/06
, H03K 17/16
