Pat

J-GLOBAL ID：200903025686067805

薄膜半導体装置とその製法

Inventor： 日野 威 ,  大高 剛一 ,  入野田 貢 ,  佐藤 幸人 ,  熊野 勝文
Applicant, Patent owner： 株式会社リコー ,  リコー応用電子研究所株式会社
Agent (1)： 友松 英爾
Gazette classification：公開公報
Application number (International application number)：1991195905
Publication number (International publication number)：1993021339
Application date： Jul. 10, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 基板上の任意の位置にP型半導体領域とn型半導体領域よりなる不純物含有半導体領域と不純物を含まない半導体領域が形成されたSOI基板を提供することにより、SOIデバイス・プロセスの工程を短縮させ、歩留りを向上させること。【構成】 絶縁性基板上に半導体薄膜が形成されている薄膜半導体装置において、同一絶縁性基板上の前記半導体薄膜には単結晶の領域と多結晶の領域が存在し、かつ前記半導体薄膜にはP型活性領域とn型活性領域が存在していることを特徴とする。

Claim (excerpt)：

絶縁性基板上に半導体薄膜が形成されている薄膜半導体装置において、同一絶縁性基板上の前記半導体薄膜には単結晶の領域と多結晶の領域が存在し、かつ前記半導体薄膜にはP型活性領域とn型活性領域が存在していることを特徴とする薄膜半導体装置。

IPC (6)：

H01L 21/20 ,  H01L 21/208 ,  H01L 27/08 331 ,  H01L 27/12 ,  H01L 29/784 ,  H01L 21/268