Pat

J-GLOBAL ID：200903025704230603

メモリテスト制御方法

Inventor： 敷波 克則
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992159600
Publication number (International publication number)：1994004413
Application date： Jun. 18, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 本発明は、複数種類のメモリ装置を備えた計算機システムの、各メモリ装置のテスト制御方法に関し、試験効率の向上, 及び、メモリ構成に従った最適なテストを行う。【構成】 各計算機システムのアドレス空間に存在する各種メモリ装置のメモリ素子の、例えば、属性(RAM,ROM, メモリカード),機能種別 (メモリ機能を示す)番号, アドレス空間の先頭アドレス, 容量, 高集積回路の種別 (ダイナミック,スタティック, 電気的書き換え可能メモリ等),高集積回路の構成 (バンク構成),, チェック機構(ECC, パリティ等) 等、該メモリ素子の特徴と、該メモリ素子ををテストする複数個のテストモジュール?Bとの対応を指示するメモリ管理テーブル?@を計算機システム対応に設けておき、該計算機システムの機種情報?Aを入力して、該当の計算機システムの上記メモリ管理テーブル?@を検索し、実行すべきテストモジュール?Bを抽出して、指示された回数のメモリテストを行うように構成する。

Claim (excerpt)：

複数種類のメモリ装置(1a,〜) を備えた計算機システムにおいて、各計算機システムのアドレス空間に存在する各種メモリ装置(1a,〜) のメモリ素子の、複数個の特徴と, 該メモリ素子を試験する複数個のテストモジュール (?B) との対応を示すメモリ管理テーブル (?@) を、上記計算機システムの機種対応に設けて、該計算機システムの機種情報 (?A) を入力して、該当の計算機システムの上記メモリ管理テーブル (?@) を検索し、実行すべきテストモジュール (?B) を抽出して、メモリテストを行うことを特徴とするメモリテスト制御方法。