半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2000193215
Publication number (International publication number)：2002016063
Application date： Jun. 27, 2000
Publication date： Jan. 18, 2002
Summary：

【要約】【課題】グレイン境界に起因するリーク電流を低減することができ、且つしきい値,駆動力のばらつきを抑制することができ、MOSFETの特性向上をはかる。【解決手段】 Si基板20上にゲート絶縁膜23を介してゲート電極24を形成したMOSFETにおいて、ゲート絶縁膜23は、TiO2 とSiO2 との混合膜(Si/(Ti+Si)=20%)からなり、該膜中に微結晶を形成した高誘電体絶縁膜であり、該膜中の微結晶粒の寸法最大値が膜厚よりも十分小さく、且つゲート長よりも十分小さいこと。

Claim (excerpt)：

半導体基板上に絶縁膜を設けて機能素子を構成してなる半導体装置において、前記絶縁膜は、シリコン酸化物,シリコン窒化物,シリコン酸窒化物の少なくとも1種と絶縁性金属酸化物との混合膜であり、該膜中には微結晶が形成され、該膜中の最大の微結晶粒の寸法最大値は該膜の膜厚以下であることを特徴とする半導体装置。

IPC (7)：

H01L 21/316 , H01L 21/318 , H01L 21/8238 , H01L 27/092 , H01L 29/78 , H01L 29/786 , H01L 29/78 652

FI (7)：

H01L 21/316 Y , H01L 21/318 B , H01L 21/318 C , H01L 29/78 652 K , H01L 27/08 321 D , H01L 29/78 301 G , H01L 29/78 617 T

F-Term (78)：

5F040DA05 , 5F040DA06 , 5F040DB03 , 5F040DC01 , 5F040EB12 , 5F040EB13 , 5F040EC01 , 5F040EC04 , 5F040EC13 , 5F040ED01 , 5F040ED03 , 5F040EF02 , 5F040EH02 , 5F040EJ02 , 5F040EJ03 , 5F040EK05 , 5F040FA07 , 5F040FB02 , 5F040FC09 , 5F040FC19 , 5F048AC03 , 5F048BA01 , 5F048BA09 , 5F048BB04 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BB14 , 5F048BB16 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BF12 , 5F048BG14 , 5F048DA27 , 5F058BA20 , 5F058BC02 , 5F058BC03 , 5F058BC08 , 5F058BC11 , 5F058BF02 , 5F058BF12 , 5F058BF17 , 5F058BF46 , 5F058BH02 , 5F058BJ01 , 5F110AA06 , 5F110AA08 , 5F110AA12 , 5F110BB04 , 5F110EE05 , 5F110EE08 , 5F110EE14 , 5F110EE32 , 5F110EE45 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF06 , 5F110FF28 , 5F110FF36 , 5F110FF40 , 5F110GG02 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HK05 , 5F110HL01 , 5F110HL02 , 5F110HL03 , 5F110HL04 , 5F110HL12 , 5F110HM15 , 5F110NN02 , 5F110NN23 , 5F110QQ11

Patent cited by the Patent：

Cited by examiner (4)

特開昭55-070034
特開昭58-093332
特開昭55-070034

Show all

Return to Previous Page