Pat
J-GLOBAL ID:200903025942651781
電源回路
Inventor:
Applicant, Patent owner:
Agent (1):
石田 敬 (外4名)
Gazette classification:公開公報
Application number (International application number):1999326829
Publication number (International publication number):2001142548
Application date: Nov. 17, 1999
Publication date: May. 25, 2001
Summary:
【要約】【課題】 マイコンに電源VDDとA/D変換器用基準電源VREF とを供給する電源回路であって、電源オン・オフ時に、基準電源VREF 出力が電源VDD出力より大きくならないようにして、マイコンのラッチアップを防止する。【解決手段】 電源IC2はアナログレギュレータ3とDC-DCコンバータを有し、基準電源VREF 及び電源VDDを出力する。制御回路4は、前記アナログレギュレータ3の出力と接地間に接続された抵抗と定電流源の直列回路を有し、前記基準電源VREF 出力より前記抵抗の電位差だけ低い電圧と前記電源VDD出力とを比較し、トランジスタT2 のベースに接続されたトランジスタT3 を制御する。これにより、電源オン時に、基準電源VREF 出力が電源VDDの立ち上げに沿って立ち上げられる。
Claim (excerpt):
第1の定電圧を出力する第1安定化回路と、基準電圧と出力を比較することにより第2の定電圧を出力する第2安定化回路と、前記第1安定化回路の出力と前記第2安定化回路の出力とを比較し、該比較結果に基づいて、前記第2安定化回路の出力を制御する制御回路とを有する電源回路。
IPC (5):
G05F 1/56 310
, G05F 1/56
, G06F 1/26
, H01L 27/08
, H03M 1/08
FI (5):
G05F 1/56 310 B
, G05F 1/56 310 E
, H01L 27/08
, H03M 1/08 Z
, G06F 1/00 330 G
F-Term (20):
5B011DB02
, 5B011DB04
, 5B011EA08
, 5H430BB01
, 5H430BB09
, 5H430BB11
, 5H430EE03
, 5H430FF04
, 5H430FF13
, 5H430HH03
, 5H430KK02
, 5H430KK12
, 5H430LA01
, 5J022AA01
, 5J022BA00
, 5J022CB01
, 5J022CE01
, 5J022CE04
, 5J022CF04
, 5J022CG01
Patent cited by the Patent:
Cited by examiner (4)
-
ラッチアップ防止電源回路
Gazette classification:公開公報
Application number:特願平6-313296
Applicant:富士写真フイルム株式会社
-
特開平3-201002
-
多出力型電源装置
Gazette classification:公開公報
Application number:特願平8-099275
Applicant:京セラ株式会社, 株式会社タイトー
-
電源制御装置
Gazette classification:公開公報
Application number:特願平4-346526
Applicant:キヤノン株式会社
Show all
Return to Previous Page