Pat

J-GLOBAL ID：200903026011453249

電気回路形成法

Inventor： 住田 益次郎
Applicant, Patent owner： 東洋インキ製造株式会社 ,  株式会社インテックスコーポレーション
Gazette classification：公開公報
Application number (International application number)：1993326962
Publication number (International publication number)：1995183643
Application date： Dec. 24, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】本発明は微細電子回路の新規形成法に関するもので、特に新規なリード端子の形成法に関するものである。【構成】本発明は電気絶縁性基板上に微細電気回路を形成するにあたり、該基板に真空蒸着法などの手段により金属薄膜を形成し、その上にレジスト膜等をマスクにしてサンドブラストにより金属薄膜を食刻して電気回路を形成する方法である。

Claim (excerpt)：

絶縁性基体の表面に2μm 以下の導電性薄膜層を設けたのち、該薄膜層上に所望の電気回路の保護手段を施し、つづいてサンドブラストにより該保護手段を施さない部分の導電性薄膜層を完全に除去し、しかるのち残った該導電性薄膜層を露出させ、該露出した薄膜層上に無電解メッキおよびまたは電解メッキを施すことを特徴とする微細電気回路の形成法。

IPC (3)：

H05K 3/24 ,  H05K 3/18 ,  H05K 3/04