Pat

J-GLOBAL ID：200903026031853391

溝型半導体装置

Inventor： 下井田 良雄
Applicant, Patent owner： 日産自動車株式会社
Gazette classification：公開公報
Application number (International application number)：1999045714
Publication number (International publication number)：2000243949
Application date： Feb. 24, 1999
Publication date： Sep. 08, 2000
Summary：

【要約】【課題】 ドレイン電極に高電圧のサージが印加した場合に、絶縁膜を保護すると共に、素子面積を小さくすることができる溝型半導体装置を提供すること。【解決手段】 複数のゲート電極によって囲まれていない位置のベース領域は、前記何れの電極とも直接接続しないように構成し、ゲート電極にしきい値以上の電圧が与えられていない場合に、絶縁膜の底部付近でドレイン領域に接している部分に反転層が形成されるようにする。

Claim (excerpt)：

第1導電型のドレイン領域と、前記ドレイン領域の表面に形成された第2導電型のベース領域と、前記ベース領域の表面から前記ドレイン領域に達するように形成された複数の溝と、前記複数の溝の表面に絶縁膜を介して形成されたゲート電極と、前記ベース領域の表面であって、前記絶縁膜に接する位置であると共に、前記ゲート電極によって囲まれる位置に形成された第1導電型のソース領域と、前記ドレイン領域表面で、前記ベース領域と異なる位置に形成された第1導電型のドレイン引き出し領域とを備えた溝型半導体装置において、前記ドレイン引き出し領域に接続され、前記ドレイン引き出し領域に電源電圧を印加するドレイン電極と、前記ソース領域と接続され、前記ソース領域に接地電圧を印加するソース電極とを備え、前記複数のゲート電極によって囲まれていない位置のベース領域は、前記何れの電極とも直接接続されていないことを特徴とする溝型半導体装置。

F-Term (14)：

5F040DA20 ,  5F040DA21 ,  5F040DA23 ,  5F040DB04 ,  5F040EC20 ,  5F040EC22 ,  5F040EE02 ,  5F040EF02 ,  5F040EF04 ,  5F040EF14 ,  5F040EF18 ,  5F040EJ02 ,  5F040EM01 ,  5F040EM02