Pat
J-GLOBAL ID：200903026056222850

メモリデ-タ配置方法及びデ-タ多重化装置

Inventor：
佐藤 昭博

About 佐藤 昭博


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 松田 正道
Gazette classification：公開公報
Application number (International application number)：1999002344
Publication number (International publication number)：2000201181
Application date： Jan. 07, 1999
Publication date： Jul. 18, 2000
Summary：
【要約】【課題】 複数チャンネルのパケット列をSDRAMに格納する際に、SDRAMのアドレス生成が複雑になり、しかも、行アドレスが変わるたびにアクティブコマンドを発生しなければない回数が多くデータ転送効率よくないという課題がある。【解決手段】 複数チャンネルのパケット列をSDRAMに格納する際に、各チャンネル毎にSDRAMの列アドレスの先頭からパケット列を配置する。さらに、複数チャンネルのテーブル情報をSDRAMに格納する際に、各テーブル情報毎にSDRAMの列アドレスの先頭からテーブル情報を配置する。
Claim (excerpt)：
ディジタルデータを含むパケット列を複数チャンネル分入力し、入力された複数チャンネルのパケット列をシンクロナスダイナミックラムに格納し、前記シンクロナスダイナミックラムに格納された複数チャンネルのパケット列を多重化して多重パケット列を生成し出力するデータ多重化装置の前記シンクロナスダイナミックラムに前記複数チャンネルのパケット列を格納する際のメモリデータ配置方法であって、入力された複数チャンネルのパケット列を前記シンクロナスダイナミックラムに格納する際に、各チャンネル毎に列アドレスの先頭から配置することを特徴とするメモリデータ配置方法。
IPC (3)：
H04L 12/56 ,  H04N 7/08 ,  H04N 7/081
FI (2)：
H04L 11/20 102 F ,  H04N 7/08 Z
F-Term (16)：
5C063AB03 ,  5C063AB07 ,  5C063AC10 ,  5K030GA03 ,  5K030HA08 ,  5K030JA01 ,  5K030KA02 ,  9A001BB03 ,  9A001BB04 ,  9A001BB05 ,  9A001CC03 ,  9A001DD10 ,  9A001EE02 ,  9A001FF05 ,  9A001JJ06 ,  9A001KK56
Patent cited by the Patent：
Cited by examiner (1)
  • パケット組立装置
    Gazette classification：公開公報   Application number：特願平8-129242   Applicant：松下電器産業株式会社

Return to Previous Page

TOP

BOTTOM