Pat

J-GLOBAL ID：200903026081055127

半導体パッケージの製造方法

Inventor： 小川 悟
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 安藤 淳二 (外3名)
Gazette classification：公開公報
Application number (International application number)：1999150886
Publication number (International publication number)：2000340696
Application date： May. 31, 1999
Publication date： Dec. 08, 2000
Summary：

【要約】【課題】 半導体素子の端子部12が表面に形成された半導体ウエハー10の表面に、絶縁樹脂を供給して、底面に半導体素子の端子部12が露出する経由穴18を備えた絶縁層16を形成した後、その経由穴18の壁面及び絶縁層16の表面に導体皮膜20を形成して製造する半導体パッケージの製造方法であって、半導体チップの端子部12と電極24a間の導通不良が発生しにくいと共に、高密度配線に対応可能な半導体パッケージの製造方法を提供する。【解決手段】 絶縁層16の表面を粗面化すると共に、経由穴18の底部に残留する樹脂残りを除去した後、経由穴18の壁面及び絶縁層16の表面に導体22を形成する。

Claim (excerpt)：

半導体素子の端子部が表面に形成された半導体ウエハーの表面に、絶縁樹脂を供給して、底面に半導体素子の端子部が露出する経由穴を備えた、絶縁層を形成した後、その経由穴の壁面及び絶縁層の表面に導体皮膜を形成し、次いで半導体ウエハーを半導体個片に切断して製造する半導体パッケージの製造方法において、経由穴の壁面及び絶縁層の表面に導体皮膜を形成する方法が、絶縁層の表面を粗面化すると共に、経由穴の底部に残留する樹脂残りを除去した後、経由穴の壁面及び絶縁層の表面に導体皮膜を形成する方法であることを特徴とする半導体パッケージの製造方法。