Pat

J-GLOBAL ID：200903026117493959

実力評価試験装置

Inventor： 上田 浩一郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 眞吉
Gazette classification：公開公報
Application number (International application number)：1992334083
Publication number (International publication number)：1994180349
Application date： Dec. 15, 1992
Publication date： Jun. 28, 1994
Summary：

【要約】【目的】半導体装置の実力評価試験の所要時間を短縮化する。【構成】電源電圧制御用ローカルプロセッサ14、論理電圧制御用ローカルプロセッサ24及びタイミング制御用ローカルプロセッサ18はそれぞれ、ホストプロセッサ30からの実力試験開始信号に応答して、ホストプロセッサ30で設定された基本値及びデジタルコンパレータ28からの一致判定結果EQに基づき出力を変化させて、電源13の出力電圧、ドライバ22から出力される論理値‘1’と‘0’の電圧VHとVL、アナログコンパレータ26の2値化のための論理値‘1’と‘0’の判定基準電圧VTHとVTL及びタイミングジェネレータ17からのクロック出力のタイミングをプログラム制御し、被測定デバイス10の実力を試験する。

Claim (excerpt)：

PG開始信号に応答して、入力パターン(IPTN)と期待値パターン(EPTN)の組を順次出力するパターンジェネレータ(16)と、被測定デバイス(10)が装着され、該入力パターンを被測定デバイスに供給し、該被測定デバイスから出力パターンを取り出すテストヘッド(12)と、取り出された該出力パターンを該期待値パターンと比較して比較結果(EQ)を出力するデジタルコンパレータ(28)と、条件信号に応じて該被測定デバイスに与える条件を変化させる複数の条件可変手段(13、17、22、26)と、各条件可変手段に対して備えられ、実力試験開始信号に応答して、基本値に基づき該条件信号を設定して出力し該PG開始信号を該パターンジェネレータに供給し該比較結果を受け取るループ処理を繰り返し、該ループ処理を1回行う毎に、該条件信号の設定を該基本値に基づいて変化させ、該比較結果が反転したときに該ループ処理を終了し、このときの該条件信号を該被測定デバイスの実力試験結果として出力するローカルプロセッサ(14、18、24)と、該ローカルプロセッサに対し該基本値を設定し該実力試験開始信号を供給し、該ローカルプロセッサから該実力試験結果を受け取るホストプロセッサ(30)と、を有することを特徴とする実力評価試験装置。