Pat

J-GLOBAL ID：200903026181223892

液晶表示装置

Inventor： 坪田 浩嘉
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1996320032
Publication number (International publication number)：1998161603
Application date： Nov. 29, 1996
Publication date： Jun. 19, 1998
Summary：

【要約】【課題】 負荷容量と駆動電圧の振幅と駆動周波数とを下げることで、消費電力の低減化を図った液晶表示装置を提供する。【解決手段】 シフトレジスタ部2において、一水平期間分の6ビットディジタルデータDを取り込み、ラッチ部3で保持する。そして、各書込電圧選択部4において、9レベルの基準電圧V0〜V8のうちから、ラッチ部3で保持された各6ビットディジタルデータDの上位3ビットの大きさに対応した第1の基準電圧と一レベル高い第2基準電圧とを選択した後、これら基準電圧間を8レベルの電圧に分割し、これら分割電圧のうちから、6ビットディジタルデータDの下位3ビットの大きさに対応した電圧を液晶パネル部1への画像書込電圧として選択するする。

Claim (excerpt)：

選択された水平ライン上の複数の画素に、画素書込電圧が各々書き込まれる液晶パネル部と、画像信号に対応したnビットディジタルデータを一水平期間単位で順次取り込むシフトレジスタ部と、上記シフトレジスタ部に取り込まれた一水平期間分のnビットディジタルデータを保持するラッチ部と、上記画素数だけ設けられ、2のm乗+1レベルの異なる基準電圧のうち、上記ラッチ部で保持された各nビットディジタルデータの上位mビットの大きさに対応したレベルの第1の基準電圧とこの第1の基準電圧のレベルよりも一レベル高い第2の基準電圧を選択した後、これら第1及び第2の基準電圧のレベル間を2のn-m乗レベルの電圧に分割し、これら分割電圧のうち、上記nビットディジタルデータの下位n-mビットの大きさに対応したレベルの電圧を上記画素書込電圧として選択する複数の書込電圧選択部と、を具備することを特徴とする液晶表示装置。

IPC (4)：

G09G 3/36 ,  G02F 1/133 520 ,  G02F 1/133 550 ,  G09F 9/35 305

FI (4)：

G09G 3/36 ,  G02F 1/133 520 ,  G02F 1/133 550 ,  G09F 9/35 305