Pat

J-GLOBAL ID：200903026276210836

半導体装置とその製造方法

Inventor： 大槻 雅也
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993227633
Publication number (International publication number)：1995086595
Application date： Sep. 14, 1993
Publication date： Mar. 31, 1995
Summary：

【要約】【目的】 本発明は半導体装置の製造方法に関し、特にMOS-FETの製造方法に関し、トランジスタ動作時にゲート電極の角の部分に電界集中が起こらない凸部の構造及びその製造方法を得る。【構成】 半導体基板1上に形成された絶縁膜2上にソース領域-チャネル層-ドレイン領域が連続して角柱状に形成され、ゲート電極5がソース・ドレイン領域に挟まれたチャネル層3の上面及び両側面に接する構造のXMOS-FETにおいて、チャネル層3の上面と側面の交差する陵が円面取り構造を有する。

Claim (excerpt)：

半導体基板(1) 上に形成された絶縁膜(2) 上にソース領域-チャネル層-ドレイン領域が連続して角柱状に形成され、ゲート電極(5) がソース・ドレイン領域に挟まれたチャネル層(3) の上面及び両側面に接する構造のXMOS-FETにおいて、該チャネル層(3) の上面と側面の交差する陵が円面取り構造を有することを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-263473
  
• 特開平2-014578
  
• 特開平3-022567