Pat
J-GLOBAL ID:200903026308272774

CMOS装置におけるコンタクトの構成体及び製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小橋 一男 (外1名)
Gazette classification:公開公報
Application number (International application number):1992165636
Publication number (International publication number):1993206127
Application date: Jun. 24, 1992
Publication date: Aug. 13, 1993
Summary:
【要約】 (修正有)【構成】 基板10上のソース/ドレイン領域22の上に金属酸化物層24を形成し、その上にPBSGかPSGの絶縁層26を形成する。絶縁層上にホトレジスト層を塗布しパターン形成して開口30を形成し、絶縁層の一部を露出させる。次いで絶縁層26をパターン形成しエッチングして金属酸化物層の一部を露出させる。ホトレジスト層を除去し、熱処理工程により絶縁層を十分軟化させて、絶縁層の開口30における角部が丸味をもつよう再流動させる。その後金属酸化物層を選択エッチングしてその露出部分を除去する。さらにレジスト層と絶縁層26及び金属酸化物層24を貫通してコンタクト開口30を形成し、FET装置のゲート電極16の一部を露出させ、ゲート電極への金属相互接続層を与え得る。【効果】 絶縁層の再流動期間中に絶縁層から金属酸化物層を通してソース/ドレイン領域など下側にある活性領域へのドーパントの拡散が阻止される。
Claim (excerpt):
集積回路において開口を製造する方法において、導電性領域上に金属酸化物層を形成し、前記金属酸化物層上に絶縁層を形成し、前記絶縁層を貫通して開口を形成して前記金属酸化物層の一部を露出させ、前記絶縁層の開口において丸めた角部を形成するために前記絶縁層を再流動させ、前記開口内に露出された前記金属酸化物層の部分を除去する、上記各ステップを有することを特徴とする方法。
IPC (2):
H01L 21/3205 ,  H01L 21/28

Return to Previous Page