Pat

J-GLOBAL ID：200903026311057248

半導体装置およびその製造方法

Inventor： 瀧本 貴博 ,  福島 稔彦 ,  久保 勝 ,  大久保 勇 ,  細川 誠
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1999317491
Publication number (International publication number)：2001135808
Application date： Nov. 08, 1999
Publication date： May. 18, 2001
Summary：

【要約】【課題】 高性能化された受光素子と受光素子の出力電気信号を処理する集積回路とを同一基板上に設ける。【解決手段】 受光素子と受光素子を複数に分割する分割部とを含む半導体装置において、受光素子は、第1の第2導電型半導体層表面より第2の第1導電型半導体層まで到達するように形成される第3の第1導電型半導体層と、第3の第1導電型半導体層の少なくとも一部と重なり、第2の第1導電型半導体層を貫通し、少なくとも第1の第1導電型半導体層まで到達するように形成される第4の第1導電型半導体層とに囲まれて形成されており、分割部は、第1の第2導電型半導体層表面より第2の第1導電型半導体層まで到達するように形成される第3の第1導電型半導体層とを有する。

Claim (excerpt)：

第1導電型半導体積層構造と、前記第1導電型半導体積層構造上に形成された第1の第2導電型半導体層と、前記第1導電型半導体積層構造と第1の第2導電型半導体層とのPN接合からなる受光素子を複数に分割する分割部とを含む半導体装置において、前記第1導電型半導体積層構造は、第1導電型半導体基板と、前記第1導電型半導体基板上に形成され、前記第1導電型半導体基板より高濃度の第1の第1導電型半導体層と、前記第1の第1導電型半導体層上に形成され、前記第1の第1導電型半導体層より低濃度の第2の第1導電型半導体層とを有し、前記受光素子は、前記第1の第2導電型半導体層表面より前記第2の第1導電型半導体層まで到達するように形成される第3の第1導電型半導体層に囲まれた領域に形成されており、前記第3の第1導電型半導体層の下には、前記第3の第1導電型半導体層の少なくとも一部と重なり、前記第2の第1導電型半導体層を貫通し、少なくとも前記第1の第1導電型半導体層まで到達するように形成される第4の第1導電型半導体層を有し、前記分割部は、前記第1の第2導電型半導体層表面より前記第2の第1導電型半導体層まで到達するように形成される前記第3の第1導電型半導体層と、を有することを特徴とする半導体装置。

IPC (2)：

H01L 27/14 ,  H01L 31/10

FI (3)：

H01L 27/14 K ,  H01L 31/10 A ,  H01L 31/10 G

F-Term (15)：

4M118AA10 ,  4M118AB10 ,  4M118BA02 ,  4M118CA03 ,  4M118CA18 ,  4M118CA22 ,  4M118FC09 ,  5F049MA03 ,  5F049NA03 ,  5F049NB08 ,  5F049PA08 ,  5F049RA03 ,  5F049UA01 ,  5F049UA12 ,  5F049UA13