Pat
J-GLOBAL ID:200903026339661515
チューナ回路及びチューナシステム
Inventor:
,
Applicant, Patent owner:
Agent (1):
沼形 義彰 (外1名)
Gazette classification:公開公報
Application number (International application number):1995188841
Publication number (International publication number):1997036769
Application date: Jul. 25, 1995
Publication date: Feb. 07, 1997
Summary:
【要約】【目的】 利得制御時の歪特性の劣化を少なくしたチューナ回路を提供する。【構成】 RF増幅回路101、周波数変換回路102、局部発振信号のバッファ回路103、局部発振回路104からなるチューナ回路において、RF信号増幅用トランジスタ108,109のソース間に利得制御用FET112を設け、ゲートとソースドレイン間をコンデンサで接続し、RFバッファトランジスタ138,139のドレイン間にコンデンサ137を、ソース間に利得制御用デュアルゲートFET141を接続する。
Claim (excerpt):
局部発振回路と、局部発振信号のバッファ回路と、周波数変換回路と、RF信号入力手段を有し、入力されたRF信号と、局部発振信号のバッファ回路を介した局部発振回路からの発振信号を、周波数変換回路に入力することによって中間周波信号を出力するチューナ回路において、前記周波数変換回路は、ソースを共通接続した第4および第5のトランジスタと前記ソース共通接続点に第6のトランジスタのドレインを接続した差動回路と、ソースを共通接続した第7および第8のトランジスタと前記ソース共通接続点に第9のトランジスタのドレインを接続した差動回路と、第2の電流源及び第3の電流源を有し、第6及び第9のトランジスタのソースにそれぞれ第2の電流源及び第3の電流源を接続し、第4と第8のトランジスタのゲートを第1の局部発振周波の入力端とし、第5と第7のトランジスタのゲートを第2の局部発振周波の入力端とし、第4と第7のトランジスタのドレインを共通接続して第1の中間周波出力端子とし、第5と第8のトランジスタのドレインを共通接続して第2の中間周波出力端子とし、第6と第9のトランジスタのソース間にデュアルゲートFETを用いた第10のトランジスタのドレインとソースを接続し、第6と第9のトランジスタのゲートをそれぞれ第1および第2のRF信号入力手段に接続し、第10のトランジスタのゲートに抵抗を介して電圧を印加することで利得制御を行なうダブルバランス型周波数変換回路とするとともに、第6と第9のトランジスタのドレイン間に容量を接続したことを特徴とするチューナ回路。
IPC (2):
FI (2):
H04B 1/26 B
, H03D 7/14 C
Patent cited by the Patent:
Cited by examiner (3)
-
特開平2-076326
-
放送信号の受信方法及び装置
Gazette classification:公開公報
Application number:特願平3-140121
Applicant:三星電子株式会社
-
IC化受信装置
Gazette classification:公開公報
Application number:特願平3-241072
Applicant:株式会社日立製作所
Return to Previous Page