Pat

J-GLOBAL ID：200903026365784366

半導体装置の製造方法

Inventor： 村井 敬夫 ,  小林 隆信
Applicant, Patent owner： 日本インター株式会社
Gazette classification：公開公報
Application number (International application number)：1996069354
Publication number (International publication number)：1997237905
Application date： Feb. 29, 1996
Publication date： Sep. 09, 1997
Summary：

【要約】 (修正有)【課題】 ショットキー・バリア・ダイオードの目標とする特性を工数を増加させずに安価に製作し得る半導体装置の製造方法を提供する。【解決手段】 ボロンのイオン注入によりバリアハイトが変わるようなエピタキシャル表面の表面濃度をコントロールする。この表面濃度のコントロールは、使用するエピタキシャル層15の比抵抗、酸化膜16厚、イオン注入条件の3つがマッチングするようにしてコントロールする。

Claim (excerpt)：

半導体基板の一方の主面にエピタキシャル成長させて形成したエピタキシャル層の比抵抗を0.4〜1.0Ωcmとする第1の工程と、次に、選択拡散をするために成長させる酸化膜厚を300〜600nmの範囲内で成長させる第2の工程と、次に、耐圧を確保するために使用されるガードリング拡散を、イオン注入法で行い、これにより形成されたガードリングの部分には前記半導体基板の導電型と反対導電型となる導電型層が形成されると共に、他方の主面に酸化膜を介して注入されたボロンの裾の部分の濃度がエピタキシャル層表面濃度に影響するようにイオン注入エネルギーが50〜150keVで、ドーズ量が5×10↑14〜1×10↑16個cm↑2の範囲であるイオン注入条件でボロンを注入する第3の工程と、を含むことを特徴とする半導体装置の製造方法。