Pat
J-GLOBAL ID：200903026458503537
素子分離領域形成方法及び半導体装置の製造方法並びに半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
山本 孝久
Gazette classification：公開公報
Application number (International application number)：1992146842
Publication number (International publication number)：1993326690
Application date： May. 14, 1992
Publication date： Dec. 10, 1993
Summary：
【要約】【目的】溝部(トレンチ)を形成した後の半導体基板の表面を一層平滑化することが可能な半導体基板における素子分離領域の形成方法、及び半導体装置の製造方法並びにかかる方法によって形成された半導体装置を提供する。【構成】素子分離領域の形成方法は、(イ)半導体基板10に、絶縁膜よりも硬い金属膜12を形成した後、金属膜をパターニングし、(ロ)パターニングされた金属膜をマスクとして半導体基板10をエッチングし、半導体基板に溝部14を形成し、(ハ)溝部内及び金属膜上に絶縁膜16を形成し、(ニ)金属膜をストッパー層として、金属膜上に形成された絶縁膜16を回転研磨法にて除去する工程から成る。半導体装置の製造方法は、更に、(ホ)ゲート電極領域及びソース/ドレイン領域を形成し、次いで、ゲート電極領域の上に金属層を形成した後、全面に層間絶縁層を形成し、(ヘ)金属層をストッパー層として、金属層上に形成された層間絶縁層を回転研磨法にて除去し、層間絶縁層を平坦化する工程から成る。
Claim (excerpt)：
半導体基板に形成された溝部内に絶縁膜を形成することによって素子分離領域を形成する素子分離領域形成方法であって、(イ)半導体基板に、該絶縁膜よりも硬い金属膜を形成した後、該金属膜をパターニングする工程と、(ロ)該パターニングされた金属膜をマスクとして、半導体基板をエッチングし、半導体基板に溝部を形成する工程と、(ハ)該溝部内及び金属膜上に絶縁膜を形成する工程と、(ニ)該金属膜をストッパー層として、金属膜上に形成された絶縁膜を回転研磨法にて除去する工程、から成ることを特徴とする素子分離領域形成方法。
IPC (2)：
H01L 21/76
, H01L 21/304 321
Cited by examiner (7)
Show all
Return to Previous Page
