Pat

J-GLOBAL ID：200903026510094756

電界効果型トランジスタ

Inventor： 小田 真弘 ,  武田 安弘 ,  藤原 秀二 ,  壇 徹
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999172784
Publication number (International publication number)：2001007325
Application date： Jun. 18, 1999
Publication date： Jan. 12, 2001
Summary：

【要約】【課題】 信頼性を確保しつつ動作速度の早い電界効果型トランジスタを提供すること。【解決手段】 p型単結晶シリコン基板1の表面に、所定間隔を隔ててソース領域2及びドレイン領域3が形成されている。ソース領域2は、高濃度拡散層2aと低濃度拡散層2bとにより構成され、ドレイン領域3は、高濃度拡散層3aとn-層からなる低濃度拡散層3bとにより構成される。ソース領域2、ドレイン領域3間のチャネル領域4上には、ゲート酸化膜5を介してポリシリコンからなるゲート電極6が形成されている。ゲート電極6は、n型不純物としてのP(リン)がドープされることにより低抵抗化されており、外側端部6a(側面及び上面)の不純物濃度が中央部6bの不純物濃度よりも低くなっている。

Claim (excerpt)：

半導体基板または半導体層に所定間隔を隔てて形成された一導電型の第1及び第2の不純物領域と、前記第1及び第2の不純物領域間のチャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体からなるゲート電極とを備え、前記ゲート電極は不純物を含むことにより低抵抗化されると共に、その端部が前記第1及び第2の不純物領域の少なくとも一方とオーバーラップし、このオーバーラップしている前記ゲート電極の端部における不純物濃度が、中央部における不純物濃度よりも低いことを特徴とした電界効果型トランジスタ。

IPC (3)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 29/43

FI (3)：

H01L 29/78 301 G ,  H01L 21/28 301 A ,  H01L 29/62 G

F-Term (38)：

4M104AA01 ,  4M104AA03 ,  4M104AA04 ,  4M104AA08 ,  4M104BB01 ,  4M104BB02 ,  4M104BB40 ,  4M104CC05 ,  4M104DD43 ,  4M104DD55 ,  4M104DD63 ,  4M104DD80 ,  4M104DD81 ,  4M104DD83 ,  4M104DD89 ,  4M104FF21 ,  4M104GG09 ,  4M104HH20 ,  5F040DA01 ,  5F040DA11 ,  5F040DC01 ,  5F040DC02 ,  5F040DC03 ,  5F040EC05 ,  5F040EC07 ,  5F040ED03 ,  5F040ED04 ,  5F040EF02 ,  5F040EF11 ,  5F040EH02 ,  5F040EJ03 ,  5F040FA03 ,  5F040FA05 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04 ,  5F040FC14 ,  5F040FC15