Pat

J-GLOBAL ID：200903026524475442

絶縁ゲート半導体装置およびその製造方法

Inventor： 夏目 正 ,  五十嵐 保裕
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1992318481
Publication number (International publication number)：1994163910
Application date： Nov. 27, 1992
Publication date： Jun. 10, 1994
Summary：

【要約】【目的】 セルフアラインによって微細化が可能な、且つソース電極とソース領域との良好なコンタクトが得られ、アバランシェ(ラッチアップ)耐量の高いパワーMOSFET(IGBT)を提供する。【構成】 ドレイン領域2となる半導体基板1上に、ゲート電極8をマスクとして、チャネル領域3とソース領域5とがセルフアラインにより二重に拡散された縦型絶縁ゲート半導体装置において、前記ゲート電極8の側面に隣接して絶縁サイドウォール12と金属サイドウォール13と、該金属サイドウォールをマスクとして、エッチングによりチャネル領域3を開口した開口部とを備え、該金属サイドウォール13は前記半導体基板上のソース領域5の表面とソース電極となる金属電極11とに接触し、該金属電極11は前記チャネル領域3に接触している。

Claim (excerpt)：

ドレイン領域となる半導体基板上に、ゲート電極をマスクとして、チャネル領域とソース領域とがセルフアラインにより二重に拡散された縦型絶縁ゲート半導体装置において、前記ゲート電極の側面に隣接して絶縁サイドウォールと金属サイドウォールとを備え、更に該金属サイドウォールをマスクとして、エッチングにより前記チャネル領域を開口した開口部とを備え、前記金属サイドウォールは前記半導体基板上のソース領域の表面とソース電極となる金属電極とに接触し、該金属電極は前記チャネル領域に接触していることを特徴とする絶縁ゲート半導体装置。

FI (2)：

H01L 29/78 321 S ,  H01L 29/78 321 D