Pat

J-GLOBAL ID：200903026625818200

半導体装置の製造方法

Inventor： 斉藤 聡 ,  木下 多賀雄 ,  山台 力
Applicant, Patent owner： シャープ株式会社
Agent (1)： 野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1991335171
Publication number (International publication number)：1993166754
Application date： Dec. 18, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【目的】 深さの異なるコンタクトホール上の平坦化をおこなうこと。【構成】 コンタクトホールの側壁にのみ選択成長の種となる選択成長下地層を積層し、側壁から導電膜を選択成長するようにした。【効果】 下地膜によって成長膜厚が異っても異なる深さのコンタクトホール上の平坦化が可能になる。しかもコンタクトホールの下地が、例えば半導体基板の不純物拡散層であっても導電膜の選択成長時にSiとの反応を抑制して接合リークを引き起こすおそれがなくなる。また、スループットが悪くなるおそれはなくなる。

Claim (excerpt)：

トランジスタの上層配線と下層配線、及び/又はゲート及び半導体基板の不純物拡散層とを導通させるためのコンタクトホールに導電材料を選択的に成長させるに際して、コンタクトホールを含む半導体基板上の全面に、導電材料の成長が可能で導電膜の選択成長の種となる選択成長下地層を積層し、続いて、イオン注入及び熱処理を順次付してコンタクトホールの側壁を除く選択成長下地層の部分を、導電材料の成長を抑制しうる非選択成長下地層に形成し、しかる後、導電材料の選択成長を行ってコンタクトホールを導電膜で埋め込むことからなる半導体装置の製造方法。

IPC (4)：

H01L 21/285 301 ,  H01L 21/28 ,  H01L 21/283 ,  H01L 21/90