Pat

J-GLOBAL ID：200903026647078758

液晶表示装置用基板

Inventor： 長野 高治 ,  後藤 寿一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1995185128
Publication number (International publication number)：1997033876
Application date： Jul. 21, 1995
Publication date： Feb. 07, 1997
Summary：

【要約】【課題】 マトリクスの配線間に瞬時高電圧がが発生しても、円滑に除電してマトリクスの配線間やスイッチング素子での放電を防止する。【解決手段】 スイッチング素子16を有するマトリクス基板10上で交差する配線群11、13のぞれぞれに接続されるショートリング導電膜12、14の交差部に電流リーク部17を形成する基板において、さらにこの電流リーク部17に高電圧除電部18を並列接続する。

Claim (excerpt)：

基板上に複数列に並列された第1の配線群と、この第1の配線群に交差して複数列に並列された第2の配線群と、前記第1の配線群と第2の配線群の各交差部分またはその近傍に設けられ第1の配線群と第2の配線群に電気的に係合するスイッチング素子と、前記基板において第1の配線群の各端部に接続された第1のシヨートリング導電部と、前記基板において第2の配線群の各端部に接続された第2のショートリング導電部と、前記第1のショートリング導電部と第2のショートリング導電部間に接続されその交差部分に設けられこれらショートリング導電部間の電圧を除電する電流リーク部と、前記第1のショートリング導電部と第2のショートリング導電部間に接続され前記電流リーク部の除電電圧より高い電圧を除電する高電圧除電部とからなる液晶表示装置用基板。

IPC (3)：

G02F 1/13 101 ,  G02F 1/136 500 ,  H05F 1/00

FI (3)：

G02F 1/13 101 ,  G02F 1/136 500 ,  H05F 1/00 A