Pat

J-GLOBAL ID：200903026666918490

半導体装置及び配線配置設計方法

Inventor： 田島 正吾
Applicant, Patent owner： 富士通株式会社
Agent (1)： 松本 眞吉
Gazette classification：公開公報
Application number (International application number)：1991246244
Publication number (International publication number)：1993089203
Application date： Sep. 25, 1991
Publication date： Apr. 09, 1993
Summary：

【要約】【目的】本発明は、半導体装置及び配線配置設計方法に関し、配線の高低を低減することにより、信頼性を向上させ、配線のより微細化を可能にすることを目的とする。【構成】基板30上に上下に隣合う上層配線パターン21、22と下層配線パターン11〜3、15とが形成され、上層配線パターン21、22の下層領域かつ下層配線パターン11〜3、15とクロスしていない領域に、両配線パターンと絶縁したダミー配線パターン41〜46が配置されている。

Claim (excerpt)：

基板(30)上に上下に隣合う上層配線パターン(21、22)と下層配線パターン(11〜13、15)とが形成され、該上層配線パターンの下層領域かつ該下層配線パターンとクロスしていない領域に、該両配線パターンと絶縁したダミー配線パターン(41〜46)が配置されていることを特徴とする半導体装置。

IPC (2)：

G06F 15/60 370 ,  H01L 21/3205