Pat
J-GLOBAL ID：200903026670105894
半導体集積回路装置の形成方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1992019309
Publication number (International publication number)：1993218442
Application date： Feb. 05, 1992
Publication date： Aug. 27, 1993
Summary：
【要約】【目的】 高融点金属膜若しくは高融点金属珪化膜(10B)を主体とする制御ゲート電極10が形成される電界効果トランジスタを記憶素子QM とするEPROM又はEEPROMを備えた半導体集積回路装置において、前記制御ゲート電極10の高融点金属膜若しくは高融点金属珪化膜の段差部分特に電荷蓄積ゲート電極7のゲート幅方向の端部での異常酸化を低減する。【構成】 EPROM又はEEPROMを備えた半導体集積回路装置の形成方法において、記憶素子QM である電界効果トランジスタの制御ゲート電極10の上部表面上に耐酸化用マスク11(又は不純物透過用マスク12)を堆積する工程の後に、酸化処理を施す。
Claim (excerpt)：
電荷蓄積ゲート電極の上部及びゲート幅方向の側壁に沿って高融点金属膜若しくは高融点金属珪化膜で形成される又は多結晶珪素膜上に高融点金属膜若しくは高融点金属珪化膜が積層される制御ゲート電極が形成され、この電荷蓄積ゲート電極及び制御ゲート電極のゲート長方向の両側部の夫々にソース領域、ドレイン領域の夫々が形成される電界効果トランジスタを記憶素子とする、紫外線消去型又は電気的消去型不揮発性記憶回路を備えた半導体集積回路装置の形成方法において、以下の工程(A)乃至工程(D)を備える。(A)前記不揮発性記憶回路の記憶素子である電界効果トランジスタの電荷蓄積ゲート電極及び制御ゲート電極を基板上に形成するとともに、前記制御ゲート電極の高融点金属膜若しくは高融点金属珪化膜の上部表面上に耐酸化用マスクを堆積する工程、(B)前記工程(A)で形成されたマスクを耐酸化マスクとして使用し、酸化処理を施し、前記基板上のソース領域、ドレイン領域の夫々の形成領域に不純物透過用酸化膜を形成する工程、(C)前記工程(A)で形成されたマスクを使用し、前記基板のソース領域、ドレイン領域の夫々の形成領域に、前記工程(B)で形成された不純物透過用酸化膜を通して所定導電型不純物をイオン打込みで導入する工程、(D)熱処理を施し、前記工程(B)で導入された所定導電型不純物に引き伸し拡散を施し、ソース領域、ドレイン領域の夫々を形成する工程。
IPC (2)：
H01L 29/788
, H01L 29/792
Cited by examiner (5)
Show all
Return to Previous Page
