Pat
J-GLOBAL ID:200903026681241676
半導体装置の製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995222149
Publication number (International publication number):1997069500
Application date: Aug. 30, 1995
Publication date: Mar. 11, 1997
Summary:
【要約】【課題】本発明は、素子分離用の埋め込み絶縁膜をCMPにより平坦化する場合において、簡便な方法により、平坦化を良好に行うことができるようにすることを最も主要な特徴とする。【解決手段】たとえば、Si基板11の凸部12の上面に多結晶Si膜13を形成する工程と、そのSi基板11上の全面に埋め込み絶縁膜17を形成する工程と、この埋め込み絶縁膜17の凹部の表面にカーボン膜18を形成する工程と、このカーボン膜18をストッパ層にCMPにより上記埋め込み絶縁膜17を研磨し、その表面の凹凸を緩和させる工程と、上記カーボン膜18を除去した後、上記多結晶Si膜13をストッパ層に、再度、CMPにより上記埋め込み絶縁膜17を研磨し、その表面を平坦化する工程とからなっている。
Claim (excerpt):
表面に凹部および凸部を有する半導体基板の、前記凸部の上面に第1の保護膜を形成する工程と、前記半導体基板上の全面に、前記凹部を埋め込むための埋め込み絶縁膜を形成する工程と、この埋め込み絶縁膜の凹部の表面に第2の保護膜を形成する工程と、この第2の保護膜をストッパ層に、CMP(Chemical Mechanical Polishing)により前記埋め込み絶縁膜を研磨し、その表面の凹凸を緩和する工程と、前記第2の保護膜を除去した後、前記第1の保護膜をストッパ層に、再度、CMPにより前記埋め込み絶縁膜を研磨し、その表面を平坦化する工程とからなることを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/304 321
, H01L 21/304
, H01L 21/3065
FI (3):
H01L 21/304 321 B
, H01L 21/304 321 M
, H01L 21/302 L
Patent cited by the Patent:
Cited by examiner (2)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-315555
Applicant:株式会社東芝
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-256889
Applicant:株式会社東芝
Return to Previous Page