半導体素子の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：長谷川芳樹 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997162901
Publication number (International publication number)：1998064845
Application date： Jun. 19, 1997
Publication date： Mar. 06, 1998
Summary：

【要約】【課題】シリサイド工程前にCo層下部にシリコンより酸化傾向の高い元素でなる中間層を介在させ、残留酸化膜による基板とシリサイド膜間の界面特性低下を防ぎ、浅い接合を保持して工程歩留り及び素子動作の信頼性を向上させることができる半導体素子の製造方法を提供する。【解決手段】多結晶シリコン層パターンのゲート電極全表面にシリコンより酸化傾向の高いIVA族元素でなる中間層を介在させ、中間層上にCo層を形成した後熱処理してCoシリサイド膜を形成する。

Claim (excerpt)：

シリコン半導体基板上に多結晶シリコン層パターンをゲート電極にし、その側面に絶縁スペーサーを備えるMOSFETを形成する工程と、前記構造の全表面に、前記シリコンより酸化傾向が高いIVA族元素でなる中間層を形成する工程と、前記中間層上にCo層を形成する工程と、前記Co層を熱処理してCoシリサイド膜を形成する工程を備える半導体素子の製造方法。

IPC (2)：

H01L 21/28 301 , H01L 29/78

FI (2)：

H01L 21/28 301 S , H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (4)

コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
Gazette classification：公開公報 Application number：特願平6-249219 Applicant：日本電気株式会社
シリコン基板上に2つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
Gazette classification：公開公報 Application number：特願平3-163370 Applicant：インテル・コーポレーシヨン
シリサイド膜の形成方法
Gazette classification：公開公報 Application number：特願平6-017747 Applicant：ゴールドスターエレグトロンカンパニーリミテッド

Show all

Return to Previous Page