Pat
J-GLOBAL ID：200903026710697684

回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体

Inventor：
伊藤 優

About 伊藤 優


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社

, 
富士通ヴィエルエスアイ株式会社

About 富士通ヴィエルエスアイ株式会社


Agent (1)： 山中 郁生 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000178472
Publication number (International publication number)：2001357093
Application date： Jun. 14, 2000
Publication date： Dec. 26, 2001
Summary：
【要約】【課題】 電子回路の過渡応答解析において、解析処理時間を増加させることなく解析精度の向上を図ることができる回路シミュレーション方法、回路シミュレーション装置、及び記憶媒体を提供すること。【解決手段】 集積回路100、101において、迅速な処理を行う設定のモデルパラメータ1(D1)を読み込んで回路シミュレーション1を開始した後、何れかの回路ブロックが詳細な解析を必要とする時間帯になった時点で(S4:YES)、それまでのパラメータを新たな初期値として、回路モデルパラメータ2(D2)、寄生素子パラメータ(D3)、環境要因パラメータ(D4)、解析時間間隔パラメータ(D5)等に受け渡し回路シミュレーション2を開始する(S6)。詳細解析の時間帯が終了すれば、再度回路シミュレーション1の実行に戻る(S9)。
Claim (excerpt)：
電子回路の過渡応答を解析する際、前記電子回路を構成する部分回路毎に解析すべき精度に応じて必要な解析レベルを選択して解析計算を行う回路シミュレーション方法において、選択される前記解析レベルは、解析時間帯毎に必要とされる解析すべき精度に対応して動的に切り替えられることを特徴とする回路シミュレーション方法。
IPC (2)：
G06F 17/50 662 ,  G01R 31/28
FI (2)：
G06F 17/50 662 G ,  G01R 31/28 F
F-Term (9)：
2G032AA00 ,  2G032AB20 ,  2G032AC08 ,  2G032AE08 ,  2G032AE10 ,  2G032AL00 ,  5B046AA08 ,  5B046BA03 ,  5B046JA04
Patent cited by the Patent：
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM