Pat

J-GLOBAL ID：200903026717904340

半導体記憶装置の製造方法

Inventor： 梅林 拓
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1996048380
Publication number (International publication number)：1997219499
Application date： Feb. 09, 1996
Publication date： Aug. 19, 1997
Summary：

【要約】【課題】 キャパシタ絶縁膜の絶縁耐圧が高くて信頼性が高く、且つ、大容量化が可能な半導体記憶装置を製造する。【解決手段】 SiO2 膜57及びSiN膜56から成る側壁スペーサを多結晶Si膜55の内側に形成し、SiN膜62で多結晶Si膜61の内側を覆う。そして、SiN膜56、62を耐酸化膜にして凹部16外の多結晶Si膜55、61をSiO2 膜64、65にし、SiO2 膜64、65とSiN膜56、62とをウエットエッチングで除去する。この結果、表面が滑らかで且つ完全に露出している多結晶Si膜55、61から成る筒状の記憶ノード電極が形成される。

Claim (excerpt)：

キャパシタを用いてメモリセルが構成されており、前記キャパシタの記憶ノード電極がシリンダ型である半導体記憶装置の製造方法において、前記記憶ノード電極を形成すべき部分に凹部を有する第1の半導体酸化膜を形成する工程と、前記半導体酸化膜を形成した後に半導体膜を全面に形成する工程と、前記半導体膜のうちで前記凹部内の部分を耐酸化膜で覆う工程と、前記耐酸化膜をマスクにして前記半導体膜を酸化して、この半導体膜のうちで前記凹部外の部分を第2の半導体酸化膜にする工程と、前記第1及び第2の半導体酸化膜並びに前記耐酸化膜をウエットエッチングで除去する工程とを具備することを特徴とする半導体記憶装置の製造方法。

IPC (2)：

H01L 27/108 ,  H01L 21/8242

FI (3)：

H01L 27/10 621 C ,  H01L 27/10 681 D ,  H01L 27/10 681 F