Pat
J-GLOBAL ID：200903026726275720
高耐圧MIS電界効果トランジスタ
Inventor：
,
Applicant, Patent owner：
Agent (1)：
山田 稔
Gazette classification：公開公報
Application number (International application number)：1993025109
Publication number (International publication number)：1994244412
Application date： Feb. 15, 1993
Publication date： Sep. 02, 1994
Summary：
【要約】【目的】 十分な素子耐圧を確保しながら、高集積化によるオン抵抗の低減を達成可能な高耐圧MIS電界効果トランジスタを構築すること。【構成】 半導体基板101の表面側に形成されたウェル層100には、ウェル非形成領域101aとして選択的に残された半導体基板101の一部領域を挟んで対峙する第1領域部103と第2領域部102とに分離される。ベース層105のうち電界が集中し易い平面凸状のベースコーナー部は、半導体基板101および比較的低い印加電圧で空乏化する第1領域部103によって包囲されるため、この部分への電界集中が緩和されるので、ベースコーナー部の曲率半径を小さくしても高耐圧を維持しながら、素子の微細化による高集積化、低オン抵抗化が可能となる。
Claim (excerpt)：
第1導電型の半導体基板の表面側に形成された第2導電型の半導体層、この半導体層内に形成された第1導電型のベース層、このベース層内に形成された第2導電型のソース層に接触するソース電極、及びこのソース層から前記半導体層に亘って絶縁ゲート膜を介して形成されたゲート電極、及び前記半導体層内に前記ソース層とは離隔して形成された第2導電型のドレイン層を具備するドレイン部を有する高耐圧MIS電界効果トランジスタであって、前記ベース層の平面凸形状を呈するベースコーナー部の周囲近傍には、第1導電型の低濃度領域が形成されてなることを特徴とする高耐圧MIS電界効果トランジスタ。
Patent cited by the Patent：
Cited by examiner (6)
Show all
Return to Previous Page
