Pat

J-GLOBAL ID：200903026768616919

半導体装置の製造方法

Inventor： 黒川 敦雄
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997336194
Publication number (International publication number)：1999176934
Application date： Dec. 05, 1997
Publication date： Jul. 02, 1999
Summary：

【要約】【課題】半導体基板の凹み、ソース・ドレイン拡散層の導電性不純物濃度の低下、拡散層の増速拡散などをもたらさないで、ゲート電極間の幅を狭くすることを可能とした自己整合コンタクトを有する半導体装置の製造方法を提供する。【解決手段】半導体基板10に第1配線Aおよびオフセット絶縁膜22aを形成し、オフセット絶縁膜を被覆して全面に第1エッチングストッパ膜23を形成し、第1配線をマスクとして低濃度拡散層11を形成し、高速熱アニール法による熱処理を行い、第1配線およびオフセット絶縁膜の側壁面と対向してサイドウォールマスク層25aを形成し、サイドウォールマスク層をマスクとして高濃度拡散層12を形成し、サイドウォールマスク層を除去し、第1エッチングストッパ膜の上層に全面に絶縁膜27を形成し、高濃度拡散層に達するコンタクトホールCH1を絶縁膜に開口する。

Claim (excerpt)：

半導体基板に第1配線を形成する工程と、前記第1配線の上層にオフセット絶縁膜を形成する工程と、前記オフセット絶縁膜を被覆して全面に第1エッチングストッパ膜を形成する工程と、前記第1配線をマスクとしてイオン注入を行い、前記半導体基板中に導電性不純物の低濃度拡散層を形成する工程と、前記第1エッチングストッパ膜を形成する工程と前記低濃度拡散層を形成する工程後に高速熱アニール法による熱処理を行う工程と、前記第1配線およびオフセット絶縁膜の側壁面と対向してサイドウォールマスク層を形成する工程と、前記サイドウォールマスク層をマスクとしてイオン注入を行い、前記半導体基板中に前記低濃度拡散層よりも高濃度である導電性不純物の高濃度拡散層を形成する工程と、前記第1エッチングストッパ膜に対する選択比を有して前記サイドウォールマスク層を除去する工程と、前記第1エッチングストッパ膜の上層に全面に絶縁膜を形成する工程と、前記高濃度拡散層に達するコンタクトホールを前記絶縁膜に開口する工程とを有する半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (5)：

H01L 21/90 A ,  H01L 21/28 301 T ,  H01L 29/78 301 P ,  H01L 29/78 301 S ,  H01L 29/78 301 L