Pat
J-GLOBAL ID：200903026826795659
NAND構造の半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991279070
Publication number (International publication number)：1993121701
Application date： Oct. 25, 1991
Publication date： May. 18, 1993
Summary：
【要約】【目的】 フォトリソグラフィを用いてレジストマスクプロセスを用いて製造を行う場合を前提にする。【構成】 NAND型構造を用いたFETが不揮発性メモリーの製造方法で、サイドウォールをマスクに使ってセル面積を増さずに、ゲート配線幅を長くする。
Claim (excerpt)：
フォトリソグラフィのレジストマスクを用いてNAND構造の半導体装置を製造する方法にして、Siウエハーの上部に設けたコントロールゲート上に、一定長のスペースをあけて一定巾のラインを複数個並列に配置したマスクを設け、該マスクとコントロールゲート上に一連のCVD酸化膜を形成してのち、該酸化膜を該膜厚分だけ異方性エッチングで取り除いて前記ラインと該ラインの側面に前記酸化膜のサイドウォールを残し、該サイドウォール付のラインを通してセルファラインでSiウエハー内にイオンを注入するようにしたことを特徴とするNAND構造の半導体装置の製造方法。
IPC (4)：
H01L 27/115
, G11C 17/08
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 301 A
, H01L 29/78 371
