Pat

J-GLOBAL ID：200903026858898255

薄膜トランジスタ及びその製造方法

Inventor： 宮崎 吉雄
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：1994009046
Publication number (International publication number)：1995221308
Application date： Jan. 31, 1994
Publication date： Aug. 18, 1995
Summary：

【要約】【構成】 絶縁基板11上にゲート電極12a、ゲート絶縁膜13、半導体層14及びチャネル保護膜15を順次積層して設け、前記半導体層14の側面部に半導体不純物を含有するコンタクト層16a、16bを設け、このコンタクト層16a、16bに連続して前記半導体層14の側面部にソース電極17とドレイン電極18を設けた。【効果】 半導体層14の膜厚方向の抵抗成分が極めて小さくできると共に、ソース電極17とコンタクト層17a及びドレイン電極18とコンタクト層18aと、ゲート電極12aの重なりによって生じる寄生容量の発生を抑制できる。もって、アクティブマトリックス液晶ディスプレイの画素のスイッチング素子として用いた場合、画素に書き込む電圧に対してゲート電極に印加する走査信号のフィードスルーの影響を小さくすることができる。

Claim (excerpt)：

絶縁基板上にゲート電極、ゲート絶縁膜、半導体層及びチャネル保護膜を順次積層して設け、前記半導体層の側面部に半導体不純物を含有するコンタクト層を設け、このコンタクト層に連続して前記半導体層の側面部にソース電極とドレイン電極を設けた薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-196222
  
• 特開昭62-131573
  
• 特開昭64-061034