Pat

J-GLOBAL ID：200903026907872224

半導体装置の製造方法

Inventor： 渡部 司 ,  土田 一美
Applicant, Patent owner： セイコーエプソン株式会社 ,  アプライドマテリアルズジャパン株式会社
Agent (1)： 鈴木 喜三郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000007011
Publication number (International publication number)：2001196376
Application date： Jan. 14, 2000
Publication date： Jul. 19, 2001
Summary：

【要約】【課題】 Tiを含む膜上にFとTiの反応物の成長を抑えることができる半導体装置の製造方法を提供する。【解決手段】 本発明に係る半導体装置の製造方法は、TiN膜4上にSiO2膜3を形成する工程と、フッ素系のエッチングガスを用いてSiO2膜3をエッチングすることにより、TiN膜4の少なくとも一部を露出させる工程と、露出したTiN膜4にCOプラズマ処理を施す工程と、TiN膜4を大気に晒す工程と、を具備するものである。これにより、Tiを含む膜上にFとTiの反応物の成長を抑えることができる。

Claim (excerpt)：

Tiを含む膜上に被エッチング膜を形成する工程と、フッ素系のエッチングガスを用いて前記被エッチング膜をエッチングすることにより、前記Tiを含む膜の少なくとも一部を露出させる工程と、露出したTiを含む膜にCOプラズマ処理を施す工程と、Tiを含む膜を大気に晒す工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/28 301 ,  H01L 21/3065

FI (3)：

H01L 21/28 301 R ,  H01L 21/88 B ,  H01L 21/302 F

F-Term (58)：

4M104AA01 ,  4M104BB14 ,  4M104CC01 ,  4M104DD22 ,  4M104DD65 ,  4M104DD71 ,  4M104DD77 ,  4M104FF13 ,  4M104FF18 ,  4M104FF22 ,  5F004AA08 ,  5F004AA11 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA11 ,  5F004DA16 ,  5F004DA18 ,  5F004DA23 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB09 ,  5F004DB10 ,  5F004DB12 ,  5F004EA06 ,  5F004EA22 ,  5F004EA27 ,  5F004EB01 ,  5F004EB02 ,  5F004FA08 ,  5F033HH09 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP04 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ00 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ15 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ95 ,  5F033QQ98 ,  5F033RR04 ,  5F033SS11 ,  5F033XX00 ,  5F033XX21