Pat
J-GLOBAL ID：200903026996295480

シングルエンド・スイッチキャパシタ回路

Inventor：
ジョアン ジー ガブリオ

About ジョアン ジー ガブリオ

, 
ジョーゼフ ジェイ ワイザー

About ジョーゼフ ジェイ ワイザー


Applicant, Patent owner：
シラス ロジック、インコーポレイテッド

About シラス ロジック、インコーポレイテッド


Agent (3)： 伊東 忠彦 ,  大貫 進介 ,  伊東 忠重
Gazette classification：公開公報
Application number (International application number)：2005227404
Publication number (International publication number)：2006081165
Application date： Aug. 05, 2005
Publication date： Mar. 23, 2006
Summary：
【課題】シングルエンドの、非差動のスイッチキャパシタ回路に関して、同相雑音の影響を取り除くこと。【解決手段】安定した、雑音のない同相電圧(Vcom)信号を発生するために、サンプリングキャパシタCsを用いて容量分配を形成する。形成されると直ちに、前記Vcom信号は、大きな同相容量Ccom間に結合され、Ccomはその値を更に制御するために望ましくは外部にある。その後、電圧Vcomは、データが分離される間に、安定させられうる。この方法で、電圧Vcom信号は回路に供給されない代わりに、必要とされる時に回路自体で雑音なく発生する。その後、発生したVcom信号は、非差動出力電圧Voutを発生するために、積分キャパシタC1に平行する。次に、サンプリングキャパシタCsはそれらを放電するために短絡され、処理が繰り返される。【選択図】図5A
Claim (excerpt)：
第一の動作相の間に少なくとも一つの第一のサンプリングキャパシタの第一の面に結合されている第一のデータ経路、及び該第一の動作相の間に少なくとも一つの第二のサンプリングキャパシタの第一の面に結合されている第二のデータ経路を有し、該第一及び第二のサンプリングキャパシタの第二の面は、該第一の動作相の間に結合され、 演算増幅器の両端に結合され、第二の動作相の間に該少なくとも一つの第一のサンプリングキャパシタに並列に結合されている積分キャパシタを有することを特徴とするスイッチキャパシタ回路。
IPC (2)：
H03H 19/00 ,  H03K 5/08
FI (2)：
H03H19/00 ,  H03K5/08 T
F-Term (12)：
5J022AA01 ,  5J022AB01 ,  5J022BA02 ,  5J022CA07 ,  5J022CE01 ,  5J022CF02 ,  5J023CA07 ,  5J023CB06 ,  5J039DD02 ,  5J039KK14 ,  5J039KK19 ,  5J039KK28
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM