Pat

J-GLOBAL ID：200903027050499945

液晶表示装置用アレイ基板製造方法

Inventor： 宮 地 智 基 ,  金 子 等
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998214523
Publication number (International publication number)：2000047260
Application date： Jul. 29, 1998
Publication date： Feb. 18, 2000
Summary：

【要約】【課題】 液晶表示装置用のアレイ基板の製造に当たり、保護膜を画素電極の外側に設け、この保護膜のエッチング時に、半導体との短絡箇所も同時にエッチングすることにより、TFT半導体層の短絡修正を同時に実施し、短絡修復のための特別な工程を不要にする。【解決手段】 ガラス基板1の上にa-Si膜5およびn+ a-Si膜6の積層構造からなる半導体層を形成する工程と、半導体層と離れた位置に透明画素電極となるITO膜7を形成する工程と、全体にSiNx保護膜10を形成する工程と、この保護膜を、透明画素電極と離れるようにパターンニングするエッチング工程と、により液晶表示装置用のアレイ基板を製造する。

Claim (excerpt)：

液晶表示装置におけるアレイ基板を製造する方法であって、このアレイ基板は、絶縁性基板上に、画素に対応して複数の透明画素電極をマトリクス状に形成し、これらの透明画素電極に対応して複数の薄膜トランジスタが形成されており、各薄膜トランジスタの一端がそれに対応する各透明画素電極に電気的に接続されており、他端はデータ配線に電気的につながっているものとして構成されており、前記透明画素電極のうちの隣り合う一対のものの間に前記データ配線が配設されており、このデータ配線を保護膜で覆うに当り、先ずこのデータ配線上とその両側の前記透明画素電極上とこれらの間の露出する前方絶縁基板上とに全体的に保護膜を被せ、この後、エッチングすることにより、この保護膜と前記透明画素電極との間に隙間が形成された状態で、この保護膜が前記データ配線を被った状態とすることを特徴とする液晶表示装置用アレイ基板製造方法。

IPC (4)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336

FI (6)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/78 612 C ,  H01L 29/78 616 U ,  H01L 29/78 619 A ,  H01L 29/78 627 C

F-Term (40)：

2H092JA26 ,  2H092JA29 ,  2H092JA36 ,  2H092JA38 ,  2H092JA43 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB38 ,  2H092JB54 ,  2H092JB57 ,  2H092JB63 ,  2H092JB69 ,  2H092JB74 ,  2H092KA05 ,  2H092KA07 ,  2H092KA12 ,  2H092KA16 ,  2H092KA18 ,  2H092KB05 ,  2H092KB14 ,  2H092KB24 ,  2H092MA05 ,  2H092MA08 ,  2H092MA13 ,  2H092MA17 ,  2H092MA22 ,  2H092MA27 ,  2H092MA31 ,  2H092MA34 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092MA48 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  2H092PA06 ,  2H092QA07